Open Compute Project Foundation y JEDEC anuncian nuevos kits de diseño de chiplets

Hoy, la Open Compute Project Foundation (OCP), la organización sin ánimo de lucro que pone las innovaciones a hiperescala al alcance de todos, y la JEDEC Solid State Technology Association, líder mundial en el desarrollo de estándares para la industria microelectrónica, anuncian la disponibilidad de nuevos kits de diseño de chiplets para su uso con las herramientas EDA actuales que cubren ensamblaje, sustrato, material y pruebas desarrolladas en colaboración dentro del OCP Open Chiplet Economy Project. Aprovechando la alianza entre OCP y JEDEC, estos kits de diseño forman parte ahora de la norma mundial JEDEC JEP30: Part Model Guidelines.

La publicación de los kits de diseño de ensamblaje, sustrato, material y prueba se basa en los esfuerzos conjuntos anteriores entre OCP y JEDEC para integrar la especificación OCP Chiplet Data Extensible Markup Language (CDXML) en JEDEC JEP30: Part Model Guidelines, permitiendo a los fabricantes de Chiplets proporcionar electrónicamente una descripción estandarizada de la pieza Chiplet a sus clientes, allanando el camino para automatizar el diseño y la construcción de sistemas en paquetes (SiP) utilizando Chiplets.

«Los nuevos kits de diseño, desarrollados gracias a la colaboración entre OCP y JEDEC, promueven la innovación en el diseño SiP fomentando la colaboración y la apertura, garantizando una amplia accesibilidad y apoyando una rápida adopción en toda la industria de semiconductores. James Wong, de Palo Alto Electron, David Ratchkov, de Thrace Systems, y Michael Durkan, presidente del grupo de trabajo JEP30 de JEDEC, afirman: «Estos kits promueven la apertura, agilizan los flujos de trabajo de diseño y reducen las intervenciones manuales, con lo que mejoran significativamente la eficiencia, la escalabilidad y la innovación del diseño». La integración de los kits de diseño con el resto del PartModel impone una terminología coherente en todos los Chiplets y las reglas que sustentan el desarrollo de SiP, eliminando la necesidad de reasignación dentro de las herramientas de diseño.

Los kits de diseño de ensamblajes y sustratos permiten una integración eficaz de Chiplets heterogéneos mediante la definición de formatos de reglas y tolerancias normalizados para elementos de diseño clave como geometrías, capas, interconexiones y procesos de ensamblaje.

El kit de diseño de materiales ofrece un marco completo para definir, evaluar y validar las propiedades de los materiales y los parámetros de diseño necesarios para SiP. Se centra en elementos críticos como sustratos, intercaladores, capas de redistribución y tecnologías de integración 3D. El kit destaca la importancia de las propiedades de los materiales, como las constantes dieléctricas, la conductividad térmica y la resistencia mecánica, para optimizar el rendimiento, la fiabilidad y la rentabilidad.

El kit de diseño de pruebas, que se está normalizando en el JEDEC, permite la planificación, el diseño y la fabricación de SiP, haciendo especial hincapié en la capacidad de prueba, lo que permite normalizar el proceso de pruebas para la integración de Chiplets, centrándose en las definiciones estándar de los elementos de prueba, los requisitos del flujo de pruebas y la definición de los elementos sólo de prueba, así como el apoyo a las pruebas en la fabricación avanzada.

«Los chiplets se han convertido rápidamente en la forma más eficaz y rentable de desarrollar chips en los nodos de vanguardia, y se han utilizado con éxito para mejorar el rendimiento de los SiP con una eficiencia de costes a escala, porque todo el ciclo de desarrollo del chip se gestiona internamente en las grandes empresas. Proporcionar un entorno abierto en el que los diseñadores puedan incorporar a sus diseños Chiplets de terceros de calidad conocida requiere el desarrollo de un mercado abierto. Recientemente, OCP ha dado un paso más en el establecimiento de una economía abierta de chiplets con la apertura del mercado de chiplets de OCP. De cara al futuro, OCP pretende convertirse en la puerta de entrada a un mercado abierto de Chiplets, poniendo a disposición un catálogo de Chiplets independientes, nuevas estandarizaciones, herramientas y mejores prácticas que serían necesarias para una economía verdaderamente abierta», ha declarado Cliff Grossner, Doctor y Director de Innovación de la Open Compute Project Foundation.

Los esquemas incluidos en los kits de diseño de ensamblaje, materiales y pruebas integrados en las directrices JEDEC JEP:30 Part Model Guidelines se han diseñado para escalar a un número muy elevado de puntos de interconexión de Chiplets, manteniendo al mismo tiempo un tamaño manejable de los esquemas. La seguridad también es de suma importancia y todos los archivos de esquemas están firmados digitalmente para garantizar que no se corrompan cuando se comparten entre el comprador y el vendedor de chiplets.

«Todavía hay muchas oportunidades de crear esfuerzos de normalización adicionales que aúnen la fuerza de JEDEC en el establecimiento de normas globales para la industria microelectrónica con la experiencia de OCP en la especificación de dispositivos a nivel de sistema que alimentan tecnologías y mercados emergentes. JEDEC está encantado con este nuevo paso en la colaboración con OCP para hacer avanzar el mercado», declaró John Kelly, Presidente de JEDEC.

«El próximo punto de inflexión para la cadena de suministro del silicio es abierto, con la innovación impulsada por una comunidad colaborativa, tal y como hemos visto con las plataformas informáticas de la era de la computación en nube. El desarrollo de una cadena de suministro de silicio Chiplet abierta e independiente exigirá un replanteamiento de esta cadena de suministro. Muchas de las decisiones de diseño tomadas por los diseñadores de Chiplets afectarán al empaquetado, las pruebas y la verificación, y la pila de software, todo ello a cargo de organizaciones independientes, a diferencia de lo que ocurre hoy en día, cuando la mayor parte del diseño del silicio se realiza internamente utilizando procesos patentados», afirma Tom Hackenberg, Analista Principal de Informática y Software de Yole Group.

Fuentes: OCP, JEDEC