Gracias a ASUS, aparecen imágenes de los Intel Core Ultra «Arrow Lake-S

A medida que se acerca el lanzamiento de los procesadores de sobremesa Core Ultra «Arrow Lake-S» de Intel, ASUS China ha publicado un vídeo de presentación de sus placas base con chipset Z890 preparadas para estos procesadores, en el que se incluye una descripción técnica del primer procesador de sobremesa basado en mosaicos de Intel, con imágenes detalladas de los distintos mosaicos. Para ello, no sólo hay que retirar la tapa del procesador (quitar el disipador de calor integrado), sino también las capas superiores de la matriz para ver los distintos componentes que hay debajo.

El die-shot del chip completo nos ofrece una vista de pájaro de los cuatro chips lógicos clave: computación, gráficos, SoC y E/S, situados sobre el chip base Foveros. En nuestro artículo de principios de esta semana analizamos las áreas de los chips individuales y el chip base. El módulo Compute está construido sobre el nodo de fundición más avanzado de los cuatro módulos, el TSMC N3B de 3 nm. A diferencia de las antiguas generaciones «Raptor Lake-S» y «Alder Lake-S», los núcleos P y E no están agrupados en los dos extremos del complejo de la CPU. En «Arrow Lake-S», siguen una disposición escalonada, con una fila de núcleos P, seguida de una fila de clústeres de núcleos E, seguida de dos filas de núcleos P y, a continuación, otra fila de clústeres de núcleos E, antes de la última fila de núcleos P, para alcanzar el recuento total de núcleos de 8P+16E. Esta disposición reduce la concentración de calor cuando se cargan los núcleos P (por ejemplo, al jugar) y garantiza que cada clúster de núcleos E esté a una sola parada de bus de anillo de un núcleo P, lo que debería mejorar las latencias de migración de hilos. La región central de la placa tiene este bus de anillo y 36 MB de caché L3 compartidos entre los núcleos P y los clústeres de núcleos E.

El siguiente es el chip SoC. Este chiplet está construido en el nodo TSMC N6 DUV de 6 nm. Ambos bordes de la placa tienen PHY para las distintas interfaces de E/S. Un lado tiene la PHY DDR5 de doble canal, mientras que el otro tiene una parte de la PHY PCI-Express del chip. El módulo SoC emite 16 carriles PCIe Gen 5 destinados a la interfaz PEG (la ranura x16 de la placa base). El módulo de E/S emite cuatro carriles PCIe Gen 5 y cuatro carriles PCIe Gen 4, además del bus DMI 4.0 x8 del chipset. El Gen 4 x4 de E/S puede reconfigurarse como Thunderbolt 4 o USB4. El módulo SoC también contiene la unidad NPU 3, que parece heredada del módulo SoC de «Meteor Lake». Tiene un rendimiento máximo de 13 AI TOPS. También contiene los procesadores de seguridad de la plataforma del chip y algunos componentes aliados de la iGPU, como el motor de pantalla, los aceleradores multimedia y la E/S de pantalla.

Por último, está el módulo de gráficos. Intel lo ha fabricado en el avanzado proceso TSMC N5 de 5 nm (el mismo en el que se basan las actuales GPU Ada de NVIDIA y RDNA 3 de AMD). Este delgado mosaico sólo contiene los 4 núcleos Xe disponibles para esta variante de iGPU y la maquinaria de renderizado de gráficos.

Las baldosas de relleno aparecen como huecos al microscopio.

Fuentes: ASUS China (Bilibili),Videocardz